Memória de um bit com flip-flop D

Um multiplexador seleciona uma entrada e encaminha seu valor à saída. Se as entradas e a seleção forem iguais em dois instantes, sua saída será igual nos dois casos: ele não precisa lembrar do passado.

Para armazenar um bit, o circuito precisa conservar internamente um valor 0 ou 1. Esse valor conservado é chamado de estado.

Um circuito combinacional produz sua resposta a partir das entradas atuais. Já um circuito sequencial produz sua resposta usando as entradas atuais e o estado que já estava armazenado.

De forma conceitual, uma realimentação interna permite que o valor armazenado influencie o próprio circuito e seja mantido. Não é necessário conhecer a implementação com portas para usar essa ideia: basta reconhecer que existe uma informação interna persistindo.

Associe cada situação ao tipo de comportamento predominante.

Em um flip-flop D, D é a entrada de dados: o bit que poderá se tornar o novo estado. Q é a saída que mostra o bit atualmente armazenado.

O sinal clock não é um dado a ser guardado. Ele define o evento em que o flip-flop observa D. Entre esses eventos, Q representa o estado já armazenado.

Uma borda é uma transição do clock, não um período inteiro em nível alto ou baixo.

• Borda de subida: clock vai de 0 para 1.
• Borda de descida: clock vai de 1 para 0.

O símbolo informa qual delas é ativa. O pequeno triângulo no terminal de clock indica que o componente reage a uma borda. Sem bolha nesse terminal, a convenção apresentada indica borda de subida.

Associe cada elemento à sua função no flip-flop D.

Um latch D sensível a nível possui uma janela de transparência. Quando sua habilitação está no nível ativo — neste exemplo, nível alto —, Q acompanha D. Se D muda, Q também pode mudar enquanto essa janela permanece aberta.

Quando a habilitação sai do nível ativo, o latch fecha a janela e conserva o último valor que estava em D.

Um flip-flop D sensível à borda de subida não acompanha D durante todo o nível alto do clock. Ele observa D no instante em que o clock passa de 0 para 1 e armazena esse valor em Q.

Depois da borda, Q é conservado até a próxima borda de subida. Portanto, manter o clock em 1 não abre uma janela de transparência.

Considere um flip-flop D ideal de borda de subida, sem comandos adicionais, com estado inicial conhecido.

Para traçar Q:

1. Comece no valor inicial informado de Q.
2. Marque apenas as subidas do clock.
3. Em cada subida, leia o valor presente em D e faça Q assumir esse valor.
4. Entre uma subida e outra, mantenha Q constante.

Neste modelo, D está estável ao redor da borda ativa e Q muda sem atraso visível. Uma descida do clock e uma mudança isolada em D não atualizam Q.

Observe o padrão: as linhas-guia passam somente pelas bordas de subida. É nelas que Q recebe o valor de D; nos demais intervalos, Q retém o último estado.

A tabela funcional também descreve eventos, não apenas combinações de entradas. Para este flip-flop D ideal, sem reset:

Complete a sequência do exemplo. Q começa em 0. Nas três bordas de subida, D vale 1, 0 e 0. Depois das bordas, Q vale, respectivamente: 1, {{lacuna}}, 0.

Qual diagrama representa um flip-flop D ideal de borda de subida que começa com Q = 0, captura D = 1 na primeira subida e D = 0 na segunda? Considere que D também muda uma vez entre as duas subidas.

Ao energizar um flip-flop D genérico, não se deve presumir que Q comece em 0 ou em 1. Para a análise lógica, represente essa condição como desconhecida, indicada aqui por X.

X não é um terceiro nível lógico físico. É uma anotação: com as informações disponíveis, ainda não é possível afirmar se Q vale 0 ou 1. Um reset permite estabelecer um estado conhecido.

Neste step, use este flip-flop de borda de subida com reset síncrono RST ativo em nível alto. Portanto, RST = 1 significa que o reset está solicitado.

A tabela funcional é a referência: na borda ativa, o reset tem prioridade sobre D. Fora de uma borda de subida, Q conserva seu valor, mesmo que RST mude.

Em um flip-flop com reset síncrono ativo alto, RST fica em 1 durante todo o intervalo entre duas bordas de subida e volta a 0 antes da próxima borda. O que acontece com Q por causa desse pulso de reset?

Na borda de subida, se RST estiver ativo, a entrada que deixa de importar é:

Um reset assíncrono força Q ao estado definido assim que fica ativo, sem esperar a borda ativa do clock. No exemplo deste step, o estado forçado é Q = 0.

A tabela funcional é a fonte da regra: enquanto o reset estiver ativo, D e clock não alteram Q. Quando o reset é liberado, o flip-flop volta ao funcionamento normal, mas não captura D naquele instante; a próxima captura ocorre apenas na próxima borda ativa.

Compare um mesmo pulso de reset ativo entre duas bordas de subida:

• No reset síncrono, Q só mudaria se houvesse uma borda ativa enquanto o reset estivesse ativo.
• No reset assíncrono, Q vai para 0 no momento da ativação do reset.

Portanto, “ativo em nível baixo” descreve a polaridade, não o sincronismo. Um reset pode ser ativo baixo e síncrono, ou ativo baixo e assíncrono. Consulte sempre o símbolo e, principalmente, a tabela funcional do dispositivo.

Relacione cada situação à consequência no flip-flop D ideal com CLR assíncrono ativo baixo da tabela apresentada.

Complete a frase considerando o reset assíncrono do exemplo: “Após CLR ser liberado, D será capturado apenas na próxima __ do clock.”

Análise final: três fontes de evidência

Para prever Q em um flip-flop D ideal, combine:

1. Símbolo: revela a borda ativa e os controles disponíveis.
2. Tabela funcional: define a polaridade e a prioridade do reset.
3. Diagrama temporal: mostra o valor de D e do reset nos eventos relevantes.

Aplique a tabela antes da regra normal de captura. Sem reset ativo, Q recebe D somente na borda ativa e conserva esse valor até o próximo evento que o altere. Use X quando o estado inicial é desconhecido na análise; X não é um terceiro nível lógico físico.

Caso 1 — reset síncrono ativo em nível alto

O flip-flop é sensível à borda de subida. Seu reset síncrono, R, é ativo em 1 e tem prioridade sobre D na borda ativa.

• Antes da primeira borda, Q = X.
• Na primeira borda de subida: R = 1 e D = 1.
• Na segunda borda de subida: R = 0 e D = 1.

Como R é síncrono, ele só é avaliado nas bordas de subida. Determine a sequência de Q: antes da primeira borda, após a primeira e após a segunda.

Caso 2 — reset assíncrono ativo em nível baixo

Agora o flip-flop continua sensível à borda de subida, mas possui reset assíncrono /R: ele é ativo em 0.

Q começa em X. Entre duas bordas de subida, /R muda de 1 para 0 enquanto D = 1. Depois, /R volta para 1 ainda antes da próxima borda. Na próxima borda de subida, D = 1.

A ativação de /R força Q sem esperar o clock. Sua liberação não captura D: apenas devolve o controle à próxima borda ativa.